Oraux
ELEC-H-505 Advanced digital architecture
< RetourELEC-H-505 - 20 Jun 2010
Première question : kernel de simulation, rôles de la simulation, où simuler?Deuxième question : NoCs
Bien comprendre les concepts suffit pour taper ses points.. si vous voulez un gros score il faut plus rentrer dans la précision, les termes précis, savoir décortiquer les différentes étapes.
ELEC-H-505 - 20 Jun 2010
1) //isme en général : j'ai parlé au niveau proc (voir pompes) mais j'ai étendu aux communications (noc) et aux mémoires (caches: problèmes=validations&mise à jour, avantages=//isme,rapidité)2)puissance dans les cmos (pompes), il s'est un peu attardé sur la capacité CL -->qu'est-ce-que ça représente? capacité totale du circuit en aval vue depuis la sortie de l'inverseur...si grande capa-->grand courant donc grande puissance, et donc grand inverseur (en taille)
il est hyper cool, y'a presque moyen de moyenner les points (lui rappeler ce que vous avez maitrisé) ^^
ELEC-H-505 - 19 Jun 2010
Il a décidé d'innover un peu ajd mais rien de méchant:- Design flow: différence entre ASIC et FPGA
suivi de pas mal de petites questions sur les FPGA (délais surtout, performance etc...)
("ca te surprend cette question? pas pile-poil retaper des slides, je sais" "euh ouais...(pas dans les pompes ce truc la??)")
Plus classique:
- //: ILP (Pipeline, etc...), Data, MPSoCs, a plutot bien aime je crois que je lui donne un petit exemple de CPU pour chaque type de //-isme
Sinon, ultra chill, Drago quoi (meme eu droit a un Nespresso!!)
ELEC-H-505 - 9 Jun 2009
En patientant avant l'exam on a vite fait le point sur les questions qu'il pose. Au final je pense qu'il n'y en a que trois différentes: NoC,HDL, puissance consommée.Perso j'ai eu d'abord les Noc
Clashage du cours 8 en force
Là il a posé 2,3 questions sur ce que je racontais et puis m'a demandé d'expliquer le principe des canaux virtuels.
Ensuite Puissance consommée et lien avec les évolutions technologiques.
La cours 3 et 4
de nouveau quelques petites questions sur mon exposé même s'il m'a pas laissé finir sans pour autant enlever des points.
Puis j'avais noté P=CV²f et il a demandé de développer un peu.
c'est en fait les pertes dynamique que l'on pouvait associer à la puissance totale avant les DSM. Mais actuellement la puissance statique prend plus d'importance et on ne plus se limiter à cette expression.
La il m'a demandé de lui faire le schéma de l'inverseur et de lui montrer ou se produisait les pertes statiques et les pertes dynamiques.
sinon que dire, Drago est pas effrayant ni stressant.
ELEC-H-505 - 9 Jun 2009
pareil, une question sur le NoCs et une question sur les langages de description matériel.pour les HDL j'ai dis
- aspects des langages classiques
- apports des HDL
- diagramme de synthese avec les simulation possible à chaque étape, et le nom des transistions
- limitation/inconvénients des HDL
- SystemC et comment cela offre une solution à pas mal de ces limitations
- petite conclusion en évoquant le codesign (p-e un peu trop dévié là mais il a rien dit)
NoCs:
- diagramme d'un NoC (IP, NI, Routeurs...)
- description interne des Routeurs et NI
- avantages de maniere générale pour rapport aux bus (plusieurs transactions maitre-esclave simultanées, IP hétérogènes peuvent communiquer... etc)
- "Route packets, not Wires"
- objectifs: diminuer ressources nécessaires et consommation, en gros.
- les techniques de routage (circuit, SAF, VCT, wormhole) et les avantages/inconvénients de chacune.
- ensuite j'ai reparlé des avantages en ajoutant des choses du genre "on peut faire ceci, ceci ou ceci pour diminuer la consommation" en me basant sur tout ce que j'avais deja présenté.
voilà bonne merde
seb
ELEC-H-505 - 9 Jun 2009
Hello,bon voici les quelques questions dont j'ai entendu parler à la sortie de son examen :
- évolution de la conception des circuits numériques (parler des deux approches classiques d'augmentation de la fréquence et du parallélisme. Discuter des classifications "matérielles" des circuits et dire qu'évoluter sur ce plan seulement n'est plus suffisant. On aborde alors le co-design. Et j'ai terminé en expliquant brièvement l'intéret des NoC par rapport aux autres technologies de communication dans le cadre de ces nouveaux paradigmes de conception.)
- La question qu'au moins 4 personnes ont eue : parler des NoCs. Pas plus de détails. A nous de développer.
- Et pour au moins deux personnes : discuter des langages de conception de matériel.
Il le dit au début de son oral et je confirme qu'il s'agit du point le plus important lors de notre exposé : faire du "méta". Ne pas se contenter de répondre ce qui se trouve dans les 5 slides associés au sujet mais faire le lien avec le plus de parties du cours possible. Pouvoir de temps en temps placer une connaissance personnelle ou se qui se trouvait dans un des articles lus l'intéresse également.
Voila, sinon l'examen se déroule exactement comme automates programmables => aucun stress.
Bonne aprem'
Geoffrey
ELEC-H-505 - 9 Jun 2009
Voici mes Q pour Archi Num Avancées... (déso mais ya pas de sections adaptées...)1) Comparaison de langages de modélisation et de synthèse:
--> en gros comparer VHDL et SystemC.
J'ai parlé des niveaux d'abstraction différents, du fait que SystemC est basé sur C++ --> il faut lui ajouter les notions de temps, contraintes et concurrence pour en faire un lang de description matériel --> il demande d'expliquer ce qu'est réellement la concurrence et les contraintes...
J'avais mis qu'il y avait un Kernel de simulation pour SystemC --> expliquer les delta-cycles.
et encore qques questions dont je ne me rappelle plus...
2) Expliquer les différentes solutions apportées pour la dissipation énorme de puissance
--> parler du parallélisme (instru, données et plusieurs processeurs)
j'ai aussi parler des différentes optimisations possibles (niveaux technologie, logique, archi, algo, système)
Il m'a posé quelques questions:
quelles différences entre VLIW et superscalaire --> en gros, la seule grosse différence c'est que le parallélisme est fait au moment de la compilation pour VLIW --> on peut mieux optimiser (avec les différents registres).
Il m'a aussi demandé quelle est le paramètre super important actuellement --> MOPS/sec,
On va continuer à augmenter f? --> pas vraiment puisque 4GHz a été abondonné,
On va continuer à diminuer la taille? --> sans doute puisque ca a tjs été fait et qu'on croyait tjs qu'on ne saurait pas aller plus loin.
Il n'y a pas de publications plus anciennes.